PCB板的設計中 ,隨著(zhù)頻率的迅速提高 ,將出現與低頻 PCB板設計所不同的諸多干擾 ,并且 ,隨著(zhù)頻率的提高和PCB板的小型化和低成本化之間的矛盾日益突出 ,這些干擾越來(lái)越多也越來(lái)越復雜。在實(shí)際的研究中 ,我們歸納起來(lái) ,主要有四方面的干擾存在,主要有電源噪聲、傳輸線(xiàn)干擾、耦合、電磁干擾（EMI）四個(gè)方面。通過(guò)分析高頻PCB的各種干擾問(wèn)題，結合工作中實(shí)踐，提出了有效的解決方案。
一、電源噪聲
高頻電路中，電源所帶有的噪聲對高頻信號影響尤為明顯。因此，首先要求電源是低噪聲的。在這里，干凈的地和干凈的電源同樣重要，為什么呢？電源特性如圖1所示。很明顯，電源是具有一定阻抗的，并且阻抗是分布在整個(gè)電源上的，因此，噪聲也會(huì )疊加在電源上。那么我們就應該盡可能地減小電源的阻抗，所以最好要有專(zhuān)有的電源層和接地層。在高頻電路設計中，電源以層的形式設計，在大多數情況下都比以總線(xiàn)的形式設計要好得多，這樣回路總可以沿著(zhù)阻抗最小的路徑走。此外電源板還得為PCB上所有產(chǎn)生和接受的信號提供一個(gè)信號回路，這樣可以最小化信號回路，從而減小噪聲，這點(diǎn)常常為低頻電路設計人員所忽視。
圖1 電源特性
PCB設計中消除電源噪聲的方法有如下幾種。
1、注意板上通孔:通孔使得電源層上需要刻蝕開(kāi)口以留出空間給通孔通過(guò)。而如果電源層開(kāi)口過(guò)大，勢必影響信號回路，信號被迫繞開(kāi)，回路面積增大，噪聲加大。同時(shí)如果一些信號線(xiàn)都集中在開(kāi)口附近，共用這一段回路，公共阻抗將引發(fā)串擾。如圖2所示。
圖2 旁路信號回路的公共路徑
2、連接線(xiàn)需要足夠多的地線(xiàn):每一信號需要有自己的專(zhuān)有的信號回路,而且信號和回路的環(huán)路面積盡可能小,也就是說(shuō)信號與回路要并行。
3、模擬與數字電源的電源要分開(kāi):高頻器件一般對數字噪音非常敏感，所以?xún)烧咭珠_(kāi)，在電源的入口處接在一起，若信號要跨越模擬和數字兩部分的話(huà)，可以在信號跨越處放置一條回路以減小環(huán)路面積。用于信號回路的數模間的跨越如圖3 所示。
圖3 用于信號回路的數模間的跨越
4、避免分開(kāi)的電源在不同層間重疊:否則電路噪聲很容易通過(guò)寄生電容耦合過(guò)去。
5、隔離敏感元件:如PLL。
6、放置電源線(xiàn):為減小信號回路,通過(guò)放置電源線(xiàn)在信號線(xiàn)邊上來(lái)實(shí)現減小噪聲,如圖4所示。
圖4 信號線(xiàn)邊上放置電源線(xiàn)
二、傳輸線(xiàn)
在PCB中只可能出現兩種傳輸線(xiàn)：帶狀線(xiàn)和微波線(xiàn)，傳輸線(xiàn)最大的問(wèn)題就是反射，反射會(huì )引發(fā)出很多問(wèn)題，例如負載信號將是原信號與回波信號的疊加，增加信號分析的難度；反射會(huì )引起回波損耗（回損），其對信號產(chǎn)生的影響與加性噪聲干擾產(chǎn)生的影響同樣嚴重：
1、信號反射回信號源會(huì )增加系統噪聲,使接收機更加難以將噪聲和信號區分開(kāi)來(lái)；
2、任何反射信號基本上都會(huì )使信號質(zhì)量降低,都會(huì )使輸入信號形狀上發(fā)生變化。大原則上來(lái)說(shuō)，解決的辦法主要是阻抗匹配(例如互連阻抗應與系統的阻抗非常匹配)但有時(shí)候阻抗的計算比較麻煩，可以參考一些傳輸線(xiàn)阻抗的計算軟件。
PCB設計中消除傳輸線(xiàn)干擾的方法如下：
（a）、避免傳輸線(xiàn)的阻抗不連續性。阻抗不連續的點(diǎn)就是傳輸線(xiàn)突變的點(diǎn)，如直拐角、過(guò)孔等，應盡量避免。方法有：避免走線(xiàn)的直拐角，盡可能走45°角或者弧線(xiàn)，大彎角也可以；盡可能少用過(guò)孔，因為每個(gè)過(guò)孔都是阻抗不連續點(diǎn)，如圖5所示；外層信號避免通過(guò)內層，反之亦然。
圖5 消除傳輸線(xiàn)干擾的方法
（b）、不要用樁線(xiàn)。因為任何樁線(xiàn)都是噪聲源。如果樁線(xiàn)短，可在傳輸線(xiàn)的末端端接就可以了；如果樁線(xiàn)長(cháng)，會(huì )以主傳輸線(xiàn)為源，產(chǎn)生很大的反射，使問(wèn)題復雜化，建議不要使用。
三、耦合
1、公共阻抗耦合:是一種常見(jiàn)的耦合通道即干擾源和被干擾設備往往共用某些導體(例如回路電源、總線(xiàn)、公共接地等)，如圖6所示。
圖6 公共阻抗耦合
在該通道上,Ic的下降回在串聯(lián)的電流回路中引起共模電壓,影響接收機。
2、場(chǎng)共模耦合將引起輻射源在由被干擾電路形成的環(huán)路和公共參考面上引起共模電壓。如果磁場(chǎng)占主要地位，在串聯(lián)地回路中產(chǎn)生的共模電壓的值是Vcm=-(△B/△t)*面積(式中的△B=磁感應強度的變化量)如果是電磁場(chǎng)，已知它的電場(chǎng)值時(shí)，其感應電壓：Vcm=(L*h*F*E)/48,公式適用于L(m)=150MHz以下,超過(guò)這個(gè)限制，最大感應電壓的計算可簡(jiǎn)化為：Vcm=2*h*E。
3、差模場(chǎng)耦合:指直接的輻射被導線(xiàn)對或電路板上的引線(xiàn)及其回路所感應接收.如果盡量靠近兩根導線(xiàn)。這種耦合會(huì )大大減小，所以可以將兩根導線(xiàn)絞在一起來(lái)減小干擾。
4、線(xiàn)間耦合(串擾)可以使任何線(xiàn)等于并聯(lián)電路間發(fā)生不希望有的耦合，嚴重的將大大損害系統的性能。其種類(lèi)可分為容性串擾和感性串擾。前者是因為線(xiàn)間的寄生電容使得噪聲源上的噪聲通過(guò)電流的注入耦合到噪聲接收線(xiàn)上；后者可以被想象成信號在一個(gè)不希望有的寄生變壓器初次級間的耦合。感性串擾的大小取決于兩個(gè)環(huán)路的靠近程度和環(huán)路面積的大小，及所影響的負載的阻抗。
5、電源線(xiàn)耦合:是指交流或直流電源線(xiàn)受到電磁干擾后，電源線(xiàn)又將這些干擾
傳輸到其他設備上。
PCB設計中消除串擾的方法有如下幾種：
1、兩種串擾的大小均隨負載阻抗的增大而增大，所以應對由串擾引起的干擾敏感的信號線(xiàn)進(jìn)行適當的端接。
2、盡可能地增大信號線(xiàn)間的距離,可以有效地減少容性串擾。進(jìn)行接地層管理，在布線(xiàn)之間進(jìn)行間隔（例如對有源信號線(xiàn)和地線(xiàn)進(jìn)行隔離，尤其在狀態(tài)發(fā)生跳變的信號線(xiàn)和地之間更要進(jìn)行間隔）和降低引線(xiàn)電感。
3、在相鄰的信號線(xiàn)間插入一根地線(xiàn)也可以有效減小容性串擾，這根地線(xiàn)需要每1/4波長(cháng)就接入地層。
4、對于感性串擾，應盡量減小環(huán)路面積，如果允許的話(huà)，消除這個(gè)環(huán)路。
5、避免信號共用環(huán)路。
6、關(guān)注信號完整性：設計者要在焊接過(guò)程中實(shí)現端接來(lái)解決信號完整性。采用這種辦法的設計者可專(zhuān)注屏蔽用銅箔的微帶長(cháng)度，以便獲得信號完整性的良好性能。對于在通信結構中采用密集連接器的系統，設計者可用一塊PCB作端接。
四、電磁干擾
隨著(zhù)速度的提升，EMI將變得越來(lái)越嚴重，并表現在很多方面上（例如互連處的電磁干擾），高速器件對此尤為敏感，它會(huì )因此接收到高速的假信號，而低速器件則會(huì )忽視這樣的假信號。
PCB設計中消除電磁干擾的方法有如下幾種：
1、減小環(huán)路：每個(gè)環(huán)路都相當于一個(gè)天線(xiàn)，因此我們需要盡量減小環(huán)路的數量，環(huán)路的面積以及環(huán)路的天線(xiàn)效應。確保信號在任意的兩點(diǎn)上只有唯一的一條回路路徑，避免人為環(huán)路，盡量使用電源層。
2、濾波：在電源線(xiàn)上和在信號線(xiàn)上都可以采取濾波來(lái)減小EMI，方法有三種：去耦電容、EMI濾波器、磁性元件。EMI濾波器如圖7所示。
圖7 濾波器的類(lèi)型
3、屏蔽。由于篇幅問(wèn)題再加上討論屏蔽的文章很多，不再具體介紹。
4、盡量降低高頻器件的速度。
5、增加PCB板的介電常數，可防止靠近板的傳輸線(xiàn)等高頻部分向外輻射；增加PCB板的厚度，盡量減小微帶線(xiàn)的厚度，可以防止電磁線(xiàn)的外溢，同樣可以防止輻射。
討論到此我們可以總結一下在高頻PCB設計中，我們應該遵循下面的原則：
1、電源與地的統一，穩定。
2、仔細考慮的布線(xiàn)和合適的端接可以消除反射。
3、仔細考慮的布線(xiàn)和合適的端接可以減小容性和感性串擾。
4、需要抑制噪聲來(lái)滿(mǎn)足EMC要求。
