更多>>

企業(yè)動(dòng)態(tài)

3. △I 噪聲電流、瞬態(tài)負載電流IL的產(chǎn)生和危害當數字集成電路在加電工作時(shí)，它內部的門(mén)電路將會(huì )發(fā)生 “0”和“1”的變換，即開(kāi)關(guān)狀態(tài)。在變換的過(guò)程中，該門(mén)電路中的晶體管將發(fā)生導通和截止狀態(tài)的轉換，會(huì )有瞬間變化電流-浪涌電流di/dt從所接電源流入門(mén)電路，或從門(mén)電路流入地線(xiàn)，這個(gè)變化電流就是△I噪聲的初始源，稱(chēng)△I噪聲電流。如圖1所示。

圖1 △I噪聲電流

設驅動(dòng)線(xiàn)對地電容與驅動(dòng)門(mén)輸入電容之和為負載電容 Cs，平時(shí)被充電，其值為電源電壓。驅動(dòng)門(mén)由高電位翻轉為低電位時(shí)Cs放電，放電電流稱(chēng)為瞬態(tài)負載電流：
IL = Cs×dv/dt
瞬態(tài)負載電流IL與△I噪聲電流復合后，會(huì )產(chǎn)生更強的電磁騷擾發(fā)射。是阻礙實(shí)現產(chǎn)品規定功能、使產(chǎn)品效能得不到充分發(fā)揮的主要原因。由于PCB上，信號線(xiàn)、電源線(xiàn)和地線(xiàn)等都存在一定的引線(xiàn)電感L，瞬態(tài)負載電流IL與△I噪聲電流復合后產(chǎn)生的瞬間變化電流di/dt，將通過(guò)引線(xiàn)電感L的感抗引起尖峰電壓
V= - Ldi/dt
即△I噪聲電壓，稱(chēng)為同步開(kāi)關(guān)噪聲（Simultaneous Switch Noise SSN），如圖2所示，會(huì )引發(fā)地電位和電源電壓的波動(dòng)（Ground/Power Bounce），產(chǎn)生電磁騷擾發(fā)射。所以，引線(xiàn)電感L是產(chǎn)生傳導騷擾和輻射騷擾的根源之一。

圖2 尖峰電壓

電磁騷擾發(fā)射的另一根源為等效電壓源的源阻抗，也即電源分配系統輸入阻抗Z，系統要求尖峰電壓應在正常電源電壓的±2.5%至±5%以?xún)?。等效于源阻抗Z要足夠低
V= Z×ΔI
不論ΔI如何變化，都可保持V變化很小。這可通過(guò)安裝去耦電容達到。
理想電源的源阻抗Z為零，電源平面上任何一點(diǎn)電位保持恒定。
4.掌握IC設計和封裝特性抑制EMIIC封裝也是產(chǎn)生電磁騷擾的原因之一。IC封裝包括芯片，內部PCB以及焊盤(pán)。直接影響IC封裝的電容和電感。
芯片是作為系統的一部分而存在的，硅芯片必須采用某種封裝，然后焊接到PCB板上。這一互連鏈，即芯片通過(guò)封裝連接到PCB板上，本身就是一個(gè)復雜系統。
應將芯片設計、封裝和印刷電路板作為一個(gè)系統來(lái)考慮。以保證最后組裝和加電后能得到所期望的結果。最好的方法是，對所有這些進(jìn)行并行設計、分析和驗證。
封裝是指安裝半導體集成電路芯片用的外殼，它不僅起著(zhù)安放，固定，密封，保護芯片和增強電熱性能的作用，而且還是溝通芯片內部世界與外部電路的橋梁--芯片上的接點(diǎn)用導線(xiàn)連接到封裝外殼的引腳上，這些引腳又通過(guò)印制板上的導線(xiàn)與其它器件建立連接。衡量一個(gè)芯片封裝技術(shù)先進(jìn)與否的重要指標是芯片面積與封裝面積之比，這個(gè)比值越接近1越好，引線(xiàn)電感越小。封裝技術(shù)已經(jīng)歷了好幾代的變遷：
1）通孔插入式封裝（Through-hole Package）DIP（Dual In-line Package） 雙列直插式封裝：上世紀 70年代的封裝，最大引腳數64條。其芯片面積/封裝面積為1:8.6，離1相差很遠，說(shuō)明封裝效率很低，引線(xiàn)很長(cháng)，引線(xiàn)電感很大；
PGA（Pin Grid Array）針柵陣列式封裝，引腳中心距為2.54mm，引腳數為64-447。表面安裝式PGA引腳中心距為1.27mm，引腳數為250-528，引線(xiàn)電感很大；
2）表面安裝式封裝（Surface Mounted Package ）上世紀80年代出現了芯片載體封裝，有陶瓷無(wú)引線(xiàn)芯片載體封裝LCCC，塑料有引線(xiàn)芯片載體封裝PLCC，小尺寸封裝SOP（Small Outline Package），塑料四邊引出扁平封裝PQFP。芯片面積/封裝面積為1:7.8，引線(xiàn)電感仍很大；
3）BGA封裝與CSP封裝上世紀90年代隨著(zhù)集成技術(shù)的進(jìn)步和深亞微米技術(shù)的使用，LSI，VLSI，ULSI相繼出現，芯片集成度不斷提高，對封裝要求更加嚴格，I/O引腳數急劇增加，功耗也隨之增大。為滿(mǎn)足發(fā)展的需要，在原有封裝品種基礎上，又增添了新的品種--球柵陣列封裝簡(jiǎn)稱(chēng)BGA（Ball Grid Array Package）。成為CPU南北橋等VLSI芯片的高密度，高性能，多功能及高I/O引腳封裝的最佳選擇。芯片面積/封裝面積為1:4，引線(xiàn)電感有所減??；1994年9月誕生了一種新的封裝形式命名為芯片尺封裝，CSP（Chip Size Package或ChipScale Package），芯片面積/封裝面積為1:1.1。也就是說(shuō)，單個(gè)芯片有多大，封裝尺寸就有多大，引線(xiàn)電感大大減??；
４）裸芯片組裝隨著(zhù)組裝密度和IC的集成度的不斷提高，為適應這種趨勢，IC的裸芯片組裝形式應運而生，并得到廣泛應用。它是從已完工的晶圓（Water）上切下的芯片，不按傳統之 IC 先行封裝成體，而將芯片直接組裝在電路板上，謂之 Bare Chip Assembly。早期的 COB （Chip on Board）做法就是裸芯片的具體使用，不過(guò) COB 是將芯片的背面黏貼在板子上，再行引線(xiàn)及膠封。而新一代的 Bare Chip 卻連引線(xiàn)也省掉，是以芯片正面的各電極點(diǎn)，直接反扣熔焊在板面各配合點(diǎn)上（ Flip Chip）?；蛞孕酒耐箟K扣接在載帶自動(dòng)鍵合（TAB）的內腳上，再以其外腳連接在 PCB 上。此二種新式組裝法皆稱(chēng)為 裸芯片組裝，寄生 C，L小。并且可節省整體成本約 30% 左右；
5）載帶自動(dòng)鍵合（TAB）：多接腳大型芯片組裝：裸芯片貼裝技術(shù)之一載帶基材為聚酰亞胺薄膜，表面覆蓋上銅箔后，用化學(xué)法腐蝕出精細的引線(xiàn)圖形。芯片在引出點(diǎn)上鍍Au、Cu或Sn/Pn合金，形成高度為20-30mm的凸點(diǎn)電極。組裝方法是將芯片粘貼在載帶上，將凸點(diǎn)電極與載帶的引線(xiàn)連接，然后用樹(shù)脂封裝。它適用于大批量自動(dòng)化生產(chǎn)。TAB的引線(xiàn)間距可較QFP進(jìn)一步縮小至0.2mm或更短。
6）系統芯片（SoC）SoC就是將系統的全部功能模塊集成到單一半導體芯片上。將一片SoC與現在的板卡相比，其中可能含有的功能模塊有：CPU、RAM、ROM、DSP、無(wú)線(xiàn)模塊、模擬和數字模塊、網(wǎng)絡(luò )模塊、硬核等。
嵌入式片上系統將整個(gè)嵌入式系統集成到一塊芯片中，應用系統的電路板變得簡(jiǎn)潔，減小體積和功耗，提高了可靠性。而且，通過(guò)改變內部工作電壓，降低芯片功耗；減少芯片對外引腳數，簡(jiǎn)化制造過(guò)程；減少外圍驅動(dòng)接口單元與電路板之間的信號傳遞，加快數據處理速度；內嵌線(xiàn)路可避免外部電路板在信號傳遞時(shí)所造成的騷擾。
單芯片嵌入式微控制器（MicroController Unit，MCU）俗稱(chēng)單片機，將整個(gè)嵌入式微計算機系統集成到一塊芯片中，從而使功耗和成本下降，可靠性提高。IC產(chǎn)業(yè)技術(shù)發(fā)展經(jīng)歷了電路集成、功能集成、技術(shù)集成，直到今天基于計算機軟硬件的知識集成，其目標就是將電子產(chǎn)品系統電路不斷集成到芯片中去，力圖吞噬整個(gè)產(chǎn)品系統。單芯片的嵌入式系統的出現，以單個(gè)芯片實(shí)現的產(chǎn)品系統不僅僅限于硬件系統，而是一個(gè)帶有柔性性能的軟、硬件集合體的電子系統。SoC是微電子領(lǐng)域IC設計的最終目標。
二．印刷電路板設計
隨著(zhù)信息寬帶化和高速化的發(fā)展，要求信號的傳輸和處理的速度越來(lái)越快。已經(jīng)成為PCB設計必須關(guān)心的問(wèn)題之一。PCB已不僅僅是支撐電子元器件的平臺，簡(jiǎn)簡(jiǎn)單單在基材上布上金屬導線(xiàn)，由于存在引線(xiàn)電感，并不能能實(shí)現互連。PCB已成為功能元件，成為高性能的系統結構。從而使得PCB設計成為產(chǎn)品設計能否成功的關(guān)鍵因素。
印制電路板EMC設計是產(chǎn)品EMC設計的基礎。整機輻射發(fā)射超標，輻射敏感度不達標，大多是由于PCB引起的。
在PCB設計階段處理好EMC問(wèn)題，是使產(chǎn)品實(shí)現電磁兼容最有效，成本最低的手段。
1. 電磁騷擾發(fā)射的抑制方法之一：PCB布線(xiàn)及布局基本原則電流必須在一個(gè)回路中流動(dòng)。每個(gè)信號都有一個(gè)回流來(lái)構成回路。直流和低頻時(shí)，回路電流總是從電阻最小的路徑上通過(guò)；而高頻時(shí)，回流總是從阻抗最小的路徑上通過(guò)。
兩根導線(xiàn)分別流過(guò)大小相等方向相反的信號電流和它的回流電流，它們的磁場(chǎng)也是大小相等方向相反，如果兩根導線(xiàn)距離非常近，磁場(chǎng)即差模EMI輻射將完全抵消。所以基本原則是：如果要把差模EMI輻射減小到最小，信號線(xiàn)應盡量靠近與它構成回路的回流線(xiàn)，即必須把回路面積減少到最小。
精心的走線(xiàn)設計可以在很大程度上減少走線(xiàn)阻抗造成的騷擾，而抑制電磁騷擾發(fā)射。當頻率超過(guò)數kHz時(shí)，導線(xiàn)的阻抗主要由導線(xiàn)的電感決定，細而長(cháng)的回路導線(xiàn)呈現高電感（典型lOnH/cm），其阻抗隨頻率增加而增加。如果設計處理不當，將引起共阻抗耦合。
兩根電流方向相反的平行導線(xiàn)，由于互感作用，能夠有效地減少電感，總自感可表示為：
L = L1 +L2 - 2M
式中， L1、L2分別為導線(xiàn)1和導線(xiàn)2的自感，M為互感
M=L1/［1+（a/h）2］
式中，a—間距， h—離地面距離。當：L1 = L2，則：
L =2 （L1- M）當：a = 0M = L1，則 L = 0。
由此可以得到布線(xiàn)基本原則，即環(huán)路面積為零。例如，多層板層間距離很小，4層板為0.15mm，而28層板為0.05mm能真正做到環(huán)路面積為零，總自感為零，如圖3所示。

圖3 布線(xiàn)基本原則：環(huán)路面積為零

在印制板布局時(shí)，應先進(jìn)行物理分區和電氣分區，確定元器件在板上的位置，然后布置地線(xiàn)、電源線(xiàn)，再安排高速信號線(xiàn)，最后考慮低速信號線(xiàn)。
布局時(shí)，首先作好不兼容分割，元器件的位置應按電源電壓、數字及模擬電路、速度快慢、電流大小等進(jìn)行分組，以免相互騷擾。根據元器件的位置可以確定印制板連接器各個(gè)引腳的安排。所有連接器應安排在印制板的一側，盡量避免從兩側引出電纜，減少共模輻射。其次，在安裝，受力，受熱和美觀(guān)等方面應滿(mǎn)足要求。
（1）電源線(xiàn)在考慮安全條件下，電源線(xiàn)應盡可能靠近地線(xiàn)， 以減小差模輻射的環(huán)面積，也有助于減小電路的交擾。對于單一電源供電的PCB，一個(gè)電源平面足夠了；對于多種電源，若互不交錯，可考慮采取電源層分割，用作參考面時(shí)，需加縫補電容；對于電源互相交錯（尤其多種電源供電，且互相交錯的IC）的單板，則必須考慮采用2個(gè)或以上的電源平面。
（2）時(shí)鐘線(xiàn)、信號線(xiàn)和地線(xiàn)的位置時(shí)鐘線(xiàn)、信號線(xiàn)與地平面相鄰或與地線(xiàn)距離較近，形成的環(huán)路面積盡量小。必要時(shí)，兩側加地線(xiàn)護送。
（3）按邏輯速度分割當需要在電路板上布置快速、中速和低速邏輯電路時(shí)，高速的器件（快邏輯、時(shí)鐘振蕩器等）應安放在緊靠邊緣連接器范圍內，而低速邏輯和存儲器，應安放在遠離連接器范圍內。這樣對共阻抗耦合、輻射和交擾的減小都是有利的。
（4）避免印制電路板導線(xiàn)特性阻抗的不連續性，保證特性阻抗連續，必須做到跡線(xiàn)寬度不要突變、導線(xiàn)不要突然拐角，同層的佈線(xiàn)的寬度必須連續，不同層的走線(xiàn)阻抗也必須連續。
（5）檢查信號線(xiàn)的長(cháng)度和信號的頻率是否構成諧振，即當佈線(xiàn)長(cháng)度為信號波長(cháng)1／4的時(shí)候的整數倍時(shí)，此佈線(xiàn)將產(chǎn)生諧振，而諧振就會(huì )輻射電磁波，產(chǎn)生騷擾。
2. 高速數字電路設計在電子系統中，需要各種長(cháng)度的走線(xiàn)。在這些走線(xiàn)上，信號從線(xiàn)的始端傳輸到終端，需要一定時(shí)間。也就是說(shuō)，信號存在延時(shí)。這種延時(shí)，在低速系統中可以忽略；但在高速系統中，則不能被忽略。高速PCB設計還需考慮當信號在導線(xiàn)上傳輸時(shí)，如果傳輸線(xiàn)與始端阻抗或終端阻抗不匹配，將會(huì )出現電磁波反射現象，使信號失真，產(chǎn)生干擾脈沖，影響系統運行。
所謂高速PCB，是從數字電路的角度說(shuō)的，而對于模擬電路的PCB，則是高頻問(wèn)題。高速指的是信號的邊緣速率高，而不一定是時(shí)鐘頻率高，可以這么說(shuō)：時(shí)鐘頻率低的PCB，不一定不是高速PCB，而時(shí)鐘頻率高的PCB，則一定也是高速PCB。一旦把所設計的PCB當作高速PCB來(lái)設計后，就需要考慮高速信號的傳輸、端接、串擾等問(wèn)題，如果不這樣考慮，不進(jìn)行高速信號的完整性設計，PCB的工作可靠性可能就不能保證，甚至無(wú)法正常工作。而對于普通PCB，不去考慮高速的影響，則沒(méi)有關(guān)系。
信號完整性（Signal Integrity，簡(jiǎn)稱(chēng)SI）是指在信號線(xiàn)上的信號質(zhì)量及信號定時(shí)的準確性。即在要求的時(shí)間內，信號能以要求的時(shí)序、持續時(shí)間和電壓幅度作出響應，不失真的從源端傳送到接收端，則該信號是完整的。所以，信號完整性分析是以電壓波形為主的分析。
時(shí)序是高速系統的核心問(wèn)題。如果定時(shí)不準確，則不能得到準確的邏輯。信號傳輸時(shí)，任何發(fā)生在驅動(dòng)端，互連線(xiàn)或接收端的延時(shí)或波形畸變都會(huì )導致傳輸失敗。
破壞信號完整性的原因有：所使用的芯片切換速度過(guò)快；端接元件布設不合理、電路互連不合理以及傳輸線(xiàn)、過(guò)孔等引起的阻抗不連續；線(xiàn)距過(guò)小引起的串擾以及尖峰電壓等都會(huì )引起信號完整性問(wèn)題。信號完整性問(wèn)題包括反射、串擾、過(guò)沖、振蕩、時(shí)延和電磁騷擾發(fā)射等。信號完整性分析的目標是保證可靠的高速數據傳輸。高速數字系統設計成功的關(guān)鍵在于保持信號的完整性。從廣義上講，信號完整性問(wèn)題指的是在高速產(chǎn)品中，互連線(xiàn)引起的所有問(wèn)題。它主要研究互連線(xiàn)與數字信號電壓電流波形相互作用時(shí)，如何影響產(chǎn)品性能。信號完整性問(wèn)題包括：
反射信號Reflected signals延時(shí)和時(shí)序錯誤Delay & Timing errors過(guò)沖與下沖Overshoot/Undershoot振鈴Ringing（多次跨越邏輯電平門(mén)限錯誤False switching ）串擾Induced Noise （or crosstalk）電磁輻射EMI radiaTIon
為了實(shí)現信號完整性，必須縮短 S 并進(jìn)行阻抗匹配，阻抗匹配方法有：串聯(lián)電阻、并聯(lián)電阻、戴維南網(wǎng)絡(luò )、RC網(wǎng)絡(luò )、二極管陣等。
第二層 接地設計
一．接地設計是重在治本的重要一層。
1.接地是指將一個(gè)電路、設備、分系統與參考地連接，目的在于提供一個(gè)等電位點(diǎn)或面。接地必須有接地導體和參考地才能完成。
2.參考地的含義是廣泛的，可以是大地，也可以是起大地作用的，有足夠面積的導體。如飛機或船舶的殼體，機柜的柜體等。理想的參考地是一個(gè)零電位、零阻抗的物理體。能為電路或系統提供基準電位；能抑制產(chǎn)品內部產(chǎn)生的電磁騷擾以及外部進(jìn)入產(chǎn)品的電磁騷擾；并能為電流流回源提供一條低阻抗路徑。
3.接地是一個(gè)系統概念。電流幅值和頻率是兩項關(guān)鍵因素。對接地分類(lèi)是為了選擇接地體及其連接方式。
接地分類(lèi) 接地電流幅值 接地電流頻率范圍信號地 （回流地） 幾mA-幾A 直流-GHz電源地 幾mA-幾A 《50-60Hz保護地 （安全地） 10A-1000A 《50-60Hz防雷地 《240kA 200kHz-500MHz參考地 （EMI地） μA-A 直流-微波
參考地任務(wù)之一是為EMI電流提供一個(gè)受控抑制通道。關(guān)鍵是在極寬的頻率范圍內保持低阻抗。
防雷地是提供一條將雷電電流通入大地的受控通道。關(guān)鍵是同時(shí)維持低電阻和低電感，并且提供充分的瞬態(tài)電流容量。
安全地（保護地 ）主要是為了保護人身安全。通常將金屬殼體接地，出現故障時(shí)確保故障電流流入大地。
電源地的主要問(wèn)題是維持低阻抗，并提供足夠的電流容量。
信號地（回流地）為信號提供一個(gè)回流通道
二．接地方式
1.懸浮地信號電平較大或接近時(shí)，該模塊應接系統地，信號電平較小或相差大時(shí)，低電平信號模塊應接懸浮地。
設備懸浮地設備的地線(xiàn)在電氣上與參考地及其他導體相絕緣，單元電路懸浮地單元電路信號地與參考地及機箱絕緣
懸浮地容易產(chǎn)生靜電積累和靜電放電。易遭雷擊和其他瞬態(tài)騷擾。通常在懸浮地與參考地之間接進(jìn)一個(gè)阻值很大的電阻以消除靜電積累。
2. 單點(diǎn)接地（f《1MHz）并聯(lián)單點(diǎn)接地：每個(gè)電路模塊都接到一個(gè)單點(diǎn)地上，每個(gè)單元在同一點(diǎn)與參考點(diǎn)相連。
多級電路的串聯(lián)單點(diǎn)接地：接地點(diǎn)應選在低電平電路的輸入端，使其最接近參考地。若把接地點(diǎn)移到高電平端，則 輸入級的地對參考地的電位差最大，是不穩定的。
3. 多點(diǎn)接地（f 》10MHz）設備中的電路都就近以機殼為參考點(diǎn)，而所有機殼又以地為參考，使接地引線(xiàn)長(cháng)度最短。在多點(diǎn)接地的情況下，要注意地環(huán)路問(wèn)題。信號頻率在1-10MHz之間，當地線(xiàn)長(cháng)度不超過(guò)l /20時(shí)，可以采用單點(diǎn)接地，否則就要多點(diǎn)接地。當地線(xiàn)長(cháng)度可以與l/4相比擬時(shí)，成為終端短路的l/4傳輸線(xiàn)，等效為開(kāi)路，阻抗增大。
4. 混合接地使用電抗元件使接地系統在低頻和高頻時(shí)呈現不同特性。
電子設備的混合接地把設備的地線(xiàn)分成兩類(lèi)：電源地與信號地。設備中各部分電源地線(xiàn)都接到電源總地線(xiàn)上與信號總地線(xiàn)匯集到公共參考地。
三．長(cháng)地線(xiàn)的阻抗
1.地線(xiàn)阻抗是導致地線(xiàn)騷擾的根本原因理想地線(xiàn)應是一個(gè)零電位、零阻抗的物理實(shí)體。但實(shí)際的地線(xiàn)本身既有電阻分量又有電抗分量，當有電流通過(guò)該地線(xiàn)時(shí)，就要產(chǎn)生電壓降。地線(xiàn)會(huì )與其他連線(xiàn)（信號、電源線(xiàn)等）構成回路，當時(shí)變電磁場(chǎng)耦合到該回路時(shí)，就在地回路中產(chǎn)生感應電動(dòng)勢，并由地回路耦合到負載，構成潛在的EMI威脅。
傳輸線(xiàn)輸入阻抗
Zin（x）=Zc（ZL+jZctgβx）/（Zc+jZLtgβx）式中，β=2π/λ=ω（LC）1/2，當 ZL=0∣Zin（x）∣=∣jZctgβx∣=Zctg（ωx（LC）1/2）當 x=λ/4∣Zin（x）∣=Zctg［ω（λ/4）（LC）1/2］=Zctg（π/2）=∞這時(shí)，接地線(xiàn)實(shí)際上開(kāi)路，反而成為向外輻射的天線(xiàn)
2地線(xiàn)長(cháng)度地線(xiàn)長(cháng)度應為：≤l/20 應當短而粗。
第三層 結構 / 屏蔽設計
產(chǎn)品電磁兼容設計應做到標本兼治。產(chǎn)品與外界的連接界面，如圖4所示。包括機殼端口，電源線(xiàn)端口，地線(xiàn)端口，信號線(xiàn)端口和控制線(xiàn)端口等。需要做好結構/屏蔽設計，濾波設計和瞬態(tài)騷擾抑制設計等。

圖4產(chǎn)品與外界的連接界面

什么是結構？結構即材料、形狀、連接、布局的總和。
對單一零件來(lái)說(shuō)，結構即零件的材料和形狀。材料包含零件的內在結構；形狀體現零件外在特征。
對兩個(gè)和兩個(gè)以上零件來(lái)說(shuō)，還包括他們間的連接方式，“連接”即零件間的裝配方法。
對整機來(lái)說(shuō)，還要考慮零部件的布局。
結構設計通過(guò)設想和計算，用工程圖紙或參數化電子文檔表達出來(lái)，提交制造，實(shí)現產(chǎn)品生產(chǎn)。包括整機造型、布局、零部件連接、材料和標準件及通用件選擇等。
電子產(chǎn)品結構與純機械結構的不同之處在于還要考慮結構的電磁兼容性。
屏蔽技術(shù)用來(lái)抑制10kHz以上電磁騷擾沿空間的傳播，即切斷輻射騷擾的耦合途徑。
一．屏蔽效能的概念
用于電磁兼容目的的屏蔽體，通常能將電磁騷擾的強度衰減到原來(lái)的百分之一至百萬(wàn)分之一以上。為了方便起見(jiàn)，屏蔽體的性能以屏蔽效能SE或SH（dB）表示。定義為：SE=20lg（E1/E2）（dB）
SH=20lg（H1/H2）（dB）式中，E1、H1分別為未屏蔽時(shí)測得的電場(chǎng)強度和磁場(chǎng)強度， E2、H2分別為屏蔽后測得的電場(chǎng)強度和磁場(chǎng)強度。
屏蔽體的總體屏蔽效能是由屏蔽體中最薄弱的環(huán)節決定的。要使屏蔽體的屏蔽效能達到某一個(gè)值，屏蔽體上所有部位都要達到這個(gè)值，即各部位屏蔽效能的匹配是十分重要的。
屏蔽體中最薄弱的環(huán)節是各種縫隙和孔洞。
實(shí)現屏蔽，首先要做好“電磁兼容分層與綜合設計法”的第一和第二層，將電磁發(fā)射降至最低，將抗擾能力提至最高。然后利用殼體切斷EMI輻射。
但是，用這個(gè)定義只能測試屏蔽體的屏蔽效能，而無(wú)法確定應該使用什么材料制造屏蔽體。要確定應該使用什么材料制造屏蔽體，需要知道材料的屏蔽效能與材料的什么參數有關(guān)。
1 實(shí)心材料屏蔽效能的計算實(shí)心屏蔽把屏蔽體看成一個(gè)結構上完整、電氣上連續均勻的無(wú)限大平板或全封閉殼體，上面不存在任何孔洞、縫隙等電氣不連續點(diǎn)。實(shí)心屏蔽理論反映了屏蔽材料在“實(shí)心”條件下所能達到的“理想屏蔽效能”，僅對屏蔽材料的研發(fā)和選用起指導作用。實(shí)心材料屏蔽效能的計算如圖5所示。
電磁波入射到無(wú)限大的平板型屏蔽體時(shí)，一部分能量被反射，稱(chēng)反射損耗，記為R1；透射波在金屬板內傳播時(shí)被衰減，稱(chēng)吸收損耗，記為A.電磁波到達屏蔽體另一側時(shí)，又被反射記為R2，僅有小部分能量透射進(jìn)入被屏蔽空間。被反射的能量又被衰減和反射，循環(huán)往復，直至能量全部被衰減和透射。這種多次反射的現象，稱(chēng)多次反射修正系數，記為B，量值小于1.
采用銀、銅、鋁、鎳等良導體制作的接地屏蔽體，可對電場(chǎng)和高頻磁場(chǎng)進(jìn)行屏蔽;當厚度小、頻率低時(shí)，鋼的屏蔽效能比銅低；當厚度大、頻率高時(shí)，鋼的屏蔽效能比銅高；當厚度在0.67mm以上，鋼的屏蔽效能比銅高。對于近場(chǎng)電場(chǎng)屏蔽，則以銅為宜。
對于f《100kHz的低頻磁場(chǎng)，則用高導磁材料進(jìn)行屏蔽，如工業(yè)純鐵，鐵硅合金（硅鋼，電工鋼等），鐵鎳軟磁合金，坡莫合金（79℅鎳，21℅鐵），非晶態(tài)軟磁合金材料（具有高強度，高硬度，高延展性，耐腐蝕性），μ金屬，鐵氧體材料等。

圖5 實(shí)心材料屏蔽效能的計算

2. 屏蔽方案的級別：級別越低，越容易實(shí)現高屏蔽效能。
單板屏蔽及單板局部屏蔽：約20dB/1GHz
模塊屏蔽：將輻射騷擾大或抗騷擾能力差的模塊，單獨安裝在屏蔽盒中。不但容易實(shí)現，成本低，而且可以減弱模塊之間的相互騷擾，實(shí)現產(chǎn)品內部模塊之間的電磁兼容。約20dB/1GHz
插箱、子架屏蔽：約20dB/1GHz
機柜屏蔽：約15dB/1GHz
圖6為拼裝機柜的屏蔽效能，30-230MHz：20dB；230-1000MHz：10dB
圖6 拼裝機柜的屏蔽效能
二．實(shí)際屏蔽體的問(wèn)題
實(shí)際屏蔽體上有許多電磁泄漏源，例如：不同部分結合處的縫隙、通風(fēng)口、顯示窗、按鍵、指示燈、電纜線(xiàn)、電源線(xiàn)等，如圖7所示。

圖7 實(shí)際屏蔽體上的電磁泄漏源

1 縫隙屏蔽：當縫隙的長(cháng)度接近波長(cháng)的一半時(shí)，電磁波就會(huì )泄漏出去。這種類(lèi)型的電磁泄漏源就是狹縫天線(xiàn)?？p隙尺寸接近半波長(cháng)的整數倍時(shí)，電磁泄漏最大。所以，高頻時(shí)特別應做好孔縫屏蔽，要求縫長(cháng)或孔徑小于l/100。整個(gè)接合處必須維持電氣連續性，以避免狹縫天線(xiàn)的形成。最少要在每l/6 之處有配接表面間的電接觸－緊固點(diǎn)直接連接（包括螺釘?鉚釘點(diǎn)焊?鎖扣等）。永久性接縫，采用焊接工藝。非永久性配合面形成的接縫采用導電襯墊。均可達20dB/1GHz。
屏蔽體的導電連續性，是影響屏蔽效能最主要的因素。
2 通風(fēng)孔的處理目的是處理屏蔽和散熱之間的矛盾。
波導是管狀金屬結構，呈高通濾波器特性， 頻率高的電磁波能通過(guò)波導管，頻率低的電磁波則損耗很大。工作在截止區的波導管稱(chēng)為截止波導管，可使騷擾頻率落在截止區內而被抑制。這種裝置稱(chēng)為截止波導通風(fēng)窗，如圖8所示，用于對屏蔽效能要求高的機柜。
圖8 截止波導通風(fēng)窗
截止波導通風(fēng)窗可抑制低于10GHz的騷擾，屏效達50-80dB/1GHz.但成本高，鋁制波導粘貼而成，須經(jīng)導電氧化，鍍錫，鍍鎳等導電處理，價(jià)格為1000元/m2以上。鋼制波導用釬焊方式制成，價(jià)格昂貴，不推薦使用。
屏蔽效能要求不高的機柜，可采用金屬孔板，如圖9所示。只適用于騷擾頻率低于50MHz時(shí)，屏效為30-50dB/1GHz。材料為鋼板或鋁板。
圖9 金屬孔板
3 顯示器：采用金屬鍍膜導電玻璃金屬鍍膜玻璃是采用真空濺射等工藝在普通或鋼化玻璃表面形成致密導電膜而制成的，具有屏蔽效能高、透光率高、無(wú)光學(xué)畸變、環(huán)境適應性強等優(yōu)點(diǎn)。
4 電纜或導線(xiàn)穿越屏蔽體濾波器連接器用于多根導線(xiàn)或電纜穿越屏蔽體。穿心電容、饋通濾波器用于單根導線(xiàn)或電纜穿越屏蔽體。
5 接續設計屏蔽層的正確接法應采用壓接端子并360度搭接，構成啞鈴形結構，成為屏蔽機殼的延伸。
第四層 濾波設計
傳導騷擾可以通過(guò)電源線(xiàn)、信號線(xiàn)、互連線(xiàn)等導線(xiàn)，以及屏蔽體、接地導體等導體進(jìn)行傳播。解決傳導耦合的辦法是在騷擾進(jìn)入敏感電路之前用濾波方法從導線(xiàn)或導體上除去騷擾。
電磁騷擾濾波器，即EMI濾波器，是抑制傳導騷擾最有效的手段。它包括信號線(xiàn)濾波器和電源線(xiàn)濾波器。信號線(xiàn)濾波器允許有用信號無(wú)衰減通過(guò)，同時(shí)大大衰減雜波騷擾信號。電源線(xiàn)濾波器又稱(chēng)電網(wǎng)濾波器，它以較小的衰減把直流、50Hz、400Hz電源功率傳輸到設備上，卻大大衰減經(jīng)電源傳入的EMI信號，保護設備免受其害。同時(shí)，它又能抑制設備本身產(chǎn)生的EMI信號，防止它進(jìn)入電網(wǎng)，污染電磁環(huán)境，危害其它設備。
EMI濾波器，通常是集總參數的、無(wú)源的低通濾波器。但EMI濾波器不同于一般低通濾波器，EMI濾波器更關(guān)心插入損耗、能量衰減、截止頻率等特性。
一 影響濾波器性能的關(guān)鍵特性
1.影響濾波器性能的關(guān)鍵特性之一：阻抗特性無(wú)源濾波器由抑制元件組成，其抑制特性不僅取決于元件參數，而且還取決于端接阻抗。如圖10所示。
圖10 源/負載阻抗與濾波器網(wǎng)絡(luò )結構的選擇
例如，為防止電源系統的不穩定性，濾波器的輸出阻抗必須小于開(kāi)關(guān)電源開(kāi)環(huán)輸入阻抗。濾波器的輸入阻抗應與電網(wǎng)輸出阻抗相差較大。其目的是為了盡可能使之失配，以獲得盡可能大的插入損耗。
2．影響濾波器性能的關(guān)鍵特性之二：頻率特性EMI濾波器的抑制噪聲能力的評定指標：插入損耗 IL（InserTIon Loss）。插入損耗的定義如圖11所示。
圖11 插入損耗的定義

共模和差模插入損耗是在50~75W間的某一阻值的系統內進(jìn)行測量的，是最優(yōu)化和誤導，100/0.1Ω或0.1/100Ω系統才能真實(shí)地預估實(shí)際應用時(shí)的性能。
3.影響濾波器性能的關(guān)鍵特性之三：電源線(xiàn)濾波器的安裝電源線(xiàn)濾波器安裝時(shí)，容易出現的問(wèn)題包括，濾波器輸入線(xiàn)過(guò)長(cháng)、輸入輸出發(fā)生耦合、接地不良等。針對這些問(wèn)題，電源線(xiàn)濾波器的正確安裝應當如圖12所示。

圖12 電源線(xiàn)濾波器的正確安裝
第五層 瞬態(tài)騷擾抑制設計
一．電快速瞬變脈沖群（EFT）的抑制
抑制EFT必須做到：正確選用和安裝電源濾波器和信號濾波器：減小PCB環(huán)路面積和引線(xiàn)電感;分類(lèi)捆扎分類(lèi)敷設導線(xiàn)和電纜;控制線(xiàn)使用屏蔽線(xiàn)，電源線(xiàn)不應過(guò)長(cháng)；正確做好接地設計；安裝瞬態(tài)騷擾抑制器。
二．雷擊浪涌的抑制
導致雷擊浪涌試驗失敗表現在過(guò)高的差模電壓導致輸入器件被擊穿，或過(guò)高的共模電壓導致線(xiàn)路與地之間的絕緣層被擊穿。
通過(guò)雷擊浪涌敏感度試驗應采取的措施：浪涌吸收器件要用在進(jìn)線(xiàn)入口處。在器件附近不能有信號線(xiàn)和電源線(xiàn)經(jīng)過(guò)，以防止將浪涌引入信號和電源線(xiàn)路。器件的引腳要短；吸收容量要與浪涌電壓和電流的試驗等級相匹配。
三.靜電防護
靜電放電是高電位、強電場(chǎng)、瞬態(tài)大電流的過(guò)程。所產(chǎn)生的上升時(shí)間極快、持續時(shí)間極短（多數只有幾百納秒）的電磁脈沖。
1．ESD防護是一項系統工程，需要各個(gè)環(huán)節實(shí)施全面控制。一般應達到（+/-）2000V以上的防護要求。
2．電子設備ESD保護電路設計旁路釋放保護電路：其作用是將靜電荷通過(guò)該保護電路釋放掉，避免對功能元器件的靜電損傷；限壓/限流保護電路：其作用是減緩靜電的放電速度，使放電電壓/流小一些，鉗制器件端口的電位；采用絕緣介質(zhì)如塑料機箱、空氣間隙及絕緣材料等把內部系統和元器件與外界隔離；。使用金屬屏蔽外殼，防止大的ESD電流沖擊內部電路；.PCB板上安裝光耦合器、隔離變壓器、光纖/無(wú)線(xiàn)和紅外線(xiàn)耦合 ，實(shí)現電氣隔離。
四．瞬態(tài)騷擾抑制器
由于濾波器的輸入輸出阻抗與電網(wǎng)以及負載阻抗嚴重失配，對瞬態(tài)騷擾的抑制能力非常有限。目前最有效的辦法是采用瞬態(tài)騷擾抑制器，將大部分能量轉移到地。
1.避雷管：早期的避雷管是氣體放電管，一個(gè)電極接可能耦合瞬態(tài)騷擾的線(xiàn)路，另一個(gè)接地。瞬態(tài)騷擾出現時(shí)，管內氣體被電離，兩極間的電壓迅速降到很低的殘壓值（2-4kV）上，使大部份瞬態(tài)能量被地線(xiàn)迅速轉移，通流容量大（100kA以上），功耗大大降低，漏電流小，產(chǎn)品受到了保護。目前已固化，體積很小。避雷管具有很強的浪涌電流吸收能力，很高的絕緣電阻（》104MW）和很小的寄生電容（《2pF），對產(chǎn)品正常工作不會(huì )產(chǎn)生有害影響。但其響應時(shí)間較慢，約為￡100ns.只適用于線(xiàn)路保護和產(chǎn)品的一次保護 。
2.壓敏電阻器（VSR）（varistor; voltage-dependent resistor）：為多個(gè)PN結并聯(lián)和串聯(lián)在一起的電壓敏感型箝位保護器件。當加在其兩端的電壓低于標稱(chēng)壓敏電壓時(shí)，其電阻近為無(wú)窮大，而超過(guò)標稱(chēng)壓敏電壓值后，阻值便急劇下降。它對瞬態(tài)電壓的吸收作用是通過(guò)箝位方式實(shí)現的，并轉換為熱量。其響應時(shí)間《50ns.主要參數為：
1）、標稱(chēng)壓敏電壓V1mA ，即擊穿電壓或閾值電壓。指在1mA規定電流下的電壓值，即1mA直流時(shí)測得的電壓值。為10－9000V不等。一般 V1mA=1.5Vp或V1mA=2.2VAC，式中，Vp為電路額定電壓的峰值。VAC為額定交流電壓的有效值。ZnO壓敏電阻的電壓值選擇是至關(guān)重要的，它關(guān)系到保護效果與使用壽命。如額定電源電壓為220V，則壓敏電壓 V1mA=1.5Vp=1.5×1.414×220V=467V，或V1mA=2.2VAC=2.2×220V=484V.因此，選在470－480V之間。
2）、通流容量（kA） ，即在環(huán)境溫度為25℃情況下最大脈沖電流的峰值，通常選用2－20kA。
3）、 殘壓比：規定峰值為8/20ms標準沖擊電流通過(guò)壓敏電阻后， 兩端的峰值電壓值（稱(chēng)為最大限制電壓）與壓敏電壓之比。約為1.7-1.8.
3.TVS（Transient Voltage Suppresser瞬態(tài)電壓抑制器）隨著(zhù)電子信息技術(shù)的迅速發(fā)展，當前半導體器件日益趨向小型化、高密度和多功能化。因此要求保護器件必須具備低箝位電壓以提供有效的ESD保護；而且響應時(shí)間要快以滿(mǎn)足高速數據線(xiàn)路的要求；封裝集成度高以適用便攜設備印制電路板面緊張的情況；同時(shí)還要保證多次ESD過(guò)程后不會(huì )劣化以保證高檔設備應有的品質(zhì)。TVS（Transient Voltage Suppresser瞬態(tài)電壓抑制器）正是為解決這些問(wèn)題而產(chǎn)生的，它已成為保護電子信息設備的關(guān)鍵性技術(shù)器件，是專(zhuān)門(mén)設計用于吸收ESD能量并且保護系統免遭ESD損害的固態(tài)元件。
TVS是一種二極管形式的高效能保護器件。當TVS二極管的兩極受到反向瞬態(tài)高能量沖擊時(shí)，它能以10-12秒量級的速度，將其兩極間的高阻抗變?yōu)榈妥杩?，吸收高達數千瓦的浪涌功率，使兩極間的電壓箝位于一個(gè)預定值，有效地保護電子線(xiàn)路中的精密元器件，免受各種浪涌脈沖的損壞。由于它具有響應時(shí)間快、瞬態(tài)功率大、漏電流低、擊穿電壓偏差小、箝位電壓較易控制、無(wú)損壞極限、體積小等優(yōu)點(diǎn)。
目前已廣泛應用于計算機系統、通訊設備、交/直流電源、汽車(chē)、電子鎮流器、家用電器、儀器儀表（電度表）、RS232/422/423/485、I/O、LAN、ISDN、ADSL、USB、MP3、PDAS、GPS、CDMA、GSM、數字照相機的保護、共模/差模保護、RF耦合/IC驅動(dòng)接收保護、電機電磁騷擾抑制、聲頻/視頻輸入、傳感器/變速器、工控回路、繼電器、接觸器噪音的抑制等各個(gè)領(lǐng)域。
第六層 系統級電磁兼容設計
EMC對系統效能的影響包括：系統性能降低或失效；系統可靠性降低；影響系統工作壽命；影響效/費比的權衡；影響系統和人員的生存性和安全性；延誤生產(chǎn)和使用。

系統級電磁兼容設計流程如圖13所示。

圖13 系統級電磁兼容設計流程
實(shí)踐表明，滿(mǎn)足了設備EMC限值的設備、分系統組成系統后并不能保證系統的EMC良好，即EMC+EMC1EMC。因此規定系統的EMC要求并實(shí)現它是與保證設備EMC同等重要的。例如，如果N個(gè)模塊分別在場(chǎng)點(diǎn)測得的場(chǎng)強值基本相等，則
Eo=N1/2E（mV/m）
設標準規定的騷擾發(fā)射限值為Eo，若有N個(gè)模塊，則每個(gè)模塊的騷擾發(fā)射限值應為
E=Eo/N1/2
十余年來(lái)，“電磁兼容分層與綜合設計法”已成功用于，合成孔徑雷達衛星、大型集裝箱檢查系統、手持機、集成電路、汽車(chē)電子系統、醫用電子設備與系統、嵌入式機器人控制器等的電磁兼容設計，基本做到電磁兼容試驗一次成功。

上一篇：有效降低傳導輻射干擾的技巧

下一篇：一文看懂電磁兼容防護器件之TVS

返回